一：封装技术概述：

保护电路：

封装技术是一种将集成电路用绝缘的塑料,陶瓷之类材料打包的技术。以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。同时封装后的芯片也更便于安装和运输。我们市面上中看到的芯片是封装完成的，芯片主体（Die）即晶粒，其体积会远小于我们看到的芯片尺寸。

如下图所示，白色部分为晶粒（Die）

沟通芯片与外部电路：封装还是沟通芯片内部世界与外部电路的桥梁，芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。

电子产品正朝着便携式/小型化、网络化和多媒体化方向发展，这种市场需求对电路组装技术提出了相应的要求:单位体积信息的提高(高密度化);单位时间处理速度的提高(高速化)。为了满足这些要求，势必要提高电路组装的功能密度，这就成为了促进芯片封装技术发展的重要的因素。CPU和其他超大型集成电路在不断发展，集成电路的封装形式也不断作出相应的调整变化，而封装形式的进步又将反过来促进芯片技术向前发展。

二：芯片封装技术的发展：

从封装结构可以这样地归纳封装的发展进程：

T0→DIP→LCC>QFP>TS0P→BGA→CSP→PGA→LGA→MCM→3D

1、T0封装，IC 封装史始于30多年前。

当时采用金属和陶瓷两大类封壳，它们凭其结实、可靠、散热好、功耗大、能承受严酷环境条件等优点，满足从消费电子产品到空间电子产品的需求。但它们有诸多制约因素，即重量、成本、封装密度及引脚数。

早的金属壳是T0型，俗称“礼帽型”（图1）。陶瓷壳是扁平长方形（图2）

2.DIP(Dual In -line Package)双列直插式封装

    DIP封装特点：

（1）适合PCB的穿孔按照，操作方便：

（2）比T0型封装易于对PCB布线：

（3）芯片面积与封装面积之间的比值较大，故体积也较大

（4）外部引脚容易在芯片的插拔过程当中损坏，不太适用于高可靠性场合

DIP封装还有一一个致命的缺陷，那就是它只适用于引脚数目小于100的中小规模集成电路。有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。    DIP封装结构形式有:多层陶瓷双列直插式DIP,单层陶瓷双列直插式DIP，引线框架式DIP (含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)等。衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比。这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。

3、LCC (Leaded Chip Carriers)有引脚芯片载体

到60年代末，四边有引线较大的封装出现了。那时还不太注 意压缩器件的外形尺寸。但大封壳占用PCB面积多，于是开发出引线陶瓷芯片载体(LCCC) 。

    1976年-1977年间，它的变体即塑料有引线载体(PLCC)面世，且生存了约10年，其引脚数有16个-132个。

4、QFP (Quad Flat Package)翼型四边扁平封装

20世纪80年代中期开发出的四方型扁平封装(QFP)接替了PLCC。与DIP相比，QFP同样采用了引脚方式，不同的是改变了引脚从两列伸出的方式，而是芯片四面全部有引脚，并且引脚从直插式改为了欧翘状。

    QFP的特点是:

（1）用SMT表面安装技术在PCB上安装布线，操作方便

（2）封装外形尺寸小，寄生参数减小，适合高频应用

（3）可靠性高

（4） 引脚从直插式改为了欧翘状，引脚间距可以更密，引脚可以更细。( 故芯片面积不变的情况下可以容纳更多的引脚，同时信号稳定性好，能够满足芯片高频率工作的需求）

QFP的引脚间距目前已从1.27 mm发展到了0.3 mm。由于引脚问距不断缩小，I/0 数不断增加，封装体积也不断加大，给电路组装生产带来了许多困难，导致成品率下降和组装成本的提高。另方面由于受器件引脚框架加工 精度等制造技术的限制，0. 3 mm已是QFP引脚间距的极限，这都限制了组装密度的提高。0.5 mm引脚间距、304条引脚已经是目前电子封装生产所能制造QFP封装的值。

5、TSOP (ThinSmall 0utl ine Package)薄型小尺寸封装

TSOP封装是在芯片的周围做出引脚，采用SMT技术 (表面贴装技术)直接附着在PCB板的表面。TSOP封装适合高频应用环境，可靠性也比较高。同时TSOP封装具有成品率高、价格便宜等优点，得到了极为广泛的应用。TSOP封装方式中，内存芯片是通过芯片引脚焊接在PCB板上的，焊点和PCB板的接触面积较小，使得芯片向PCB板传热就相对困难。而且TSOP封装方式的内存在频率超过150 MHz后，会产生较大的信号干扰和电磁干扰。但到了DDR2时代由于内存需要更高的频率，所以TSOP才被BGA/CSP等封装逐步替代。

6、BGA /CSP

球栅阵列封装(Ball Grid Array Package)/芯片尺寸封装(Chip Size Package)。BGA:的I/0引线以圆形或柱状焊点按阵列形式分布在封装下面，引线间距大、长度短，这样BGA消除了精细间距器件中由于引线而引起的共面度和翘曲的问题。BGA技术的优点是可增加I/0数和间距，消除QFP技术的高引脚数带来的生产成本和可靠性问题。其特点有:

（1）I/0引脚数虽然增多(如1.27mm间距的BGA在25mm边长的面积上可容纳350个I/0，而0. 5 mm间距的QFP在 40 mm边长的面积上只容纳304个I/0)，但I/0引线间距大(如1.0 mm,1.27 mm)，从而提高了组装成品率

（2）虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，简称C4焊接，从而可以改善它的电热性能:封装可靠性高(不会损坏引脚)，焊点缺陷率低，焊点牢固。   （3）厚度比QFP减少1/2以上，重量减轻3/4以上:   （4）有较好的电特性，由于引线短，导线的自感和导线间的互感很低，频率特性好。   （5）管脚水平面同一-性较QFP容易保证，因为焊锡球在溶化以后可以自动补偿芯片与PCB之间的平面误差。回流焊时，焊点之间的张力产生良好的自对中效果，允许有50%的贴片精度误差。   （6） BGA封装仍与QFP、PGA一样，占用基板面积过大。   （7）能与原有的SMT贴装工艺和设备兼容，原有的丝印机、贴片机和回流焊设备都可使用。    Tessera公司在BGA基础上做了改进，研制出另一
种称为改进的封装技术，按0. 5mm焊区中心距，芯片面积/封装 面积的比为1:4，比BGA前进了一大步。

    CSP: BGA的兴起和发展尽管解决了QFP面临的困难，但它仍然不能满足电子产品向更加小型、更多功能、更高可靠性对电路组件的要求，也不能满足硅集成技术发展对进一步提高封装效率和进一步接近芯片本征传输速率的要求，所以更新的封装CSP又出现了，它的英文含义是封装尺寸与裸芯片相同或封装尺寸比裸芯片稍大。日本电子工业协会对CSP规定是芯片面积与封装尺寸面积之比大于80%。94年9月，日本三菱电气研究出一种芯片面积/ 封装面积=1:1.1的CSP封装结构。CSP与BGA结构基本一样，只是锡球直径和球中心距缩小了、更薄了，这样在相 同封装尺寸时可有更多的I/0数，使组装密度进一步提高，可以说CSP是缩小了的BGA。

CSP封装具有以下特点:

(1)满足了 LSI芯片引出脚不断增加的需要:

(2)解决丁IC裸芯片不能进行交流参数 测试和老化筛选的问题

(3)封装面积缩小到BGA的1/4甚至1/10，延迟时间大大缩小。

7、PGA (Pin Gird Array Package) 格栅阵列封装

    PGA封装的优点是安装方便，适用于高频率芯片。PGA封装在芯片下方围着多层方阵形的插针，每层方阵 形插针是沿芯片的四周、间隔一定距离排列的，根据针脚数目的多少，可以围成2 -6圈。PGA封装缺点是耗电量较大。从486时代开始，出现了一种名为ZIF(Zero Insert ion Force Socket，零插拔力插槽)的CPU插槽，使用PGA封装的CPU可以很轻松地插入这种插槽中，并将扳手压回原处，利用插槽本身的特殊结构产生的挤压力，使CPU的针脚与插槽“亲密”接触。反之，拆卸CPU时只须将插槽的扳手轻轻抬起，则压力解除，CPU即可轻松取出。这种插槽一直沿用至今，专门用于安装和拆卸PGA封装的CPU。

8、LGA (Land Grid Array)栅格阵列封装

这种封装技术实际上是PGA封装的改良。和PGA封装相比，LGA首先将底部的所有引脚去掉，转而变成了平面上的大量触点。

    封装采用了独特的无针脚设计这样一来就彻底消除了PGA封装引脚密度增加之后相互的信号干扰问题。LGA封装可以直接上锡装在PCB上，也可以通过LGA插座与芯片连接，在采用这样的连接方式后，芯片与PCB的距离得以显著缩短，使得LGA封装的电气性能更好于PGA。

正是因为LGA封装拥有更为的特性，使得当今各种高密度的CPU、FPGA、DSP等芯片都纷纷转向LGA封装，其中Intel早在2005年就将旗下的Pentium、Celeron处理器转为LGA封装，从而保证CPU频率的提升不受封装电气性能的阻碍，其它芯片厂商也开始全面为用户提供LGA封装的产品。毫无疑问，LGA封装将会在未来逐步取代PGA，成为主流的芯片封装形式。

9、MCM (Multi Chip Model)多芯片组件

BGA封装比QFP先进，但它的芯片面积/封装面积的比值仍很低。这时有人设想，当单芯片一时还达不到多种芯片的集成度时，能否将多个集成电路芯片在高密度多层互联基板上用表面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件。它将对 现代化的计算机、自动化、通讯业等领域产生重大影响。Intel推出的新一代处理器酷睿2双核处理器采用了MCM技术，拥有两个处理，能更好地运行多个程序，现在酷睿2四核处理器也已经开始大量上市，从这里，开始，Intel CPU封装历史又要迈开新的一步。

MCM的特点有:

（1）封装延迟时间缩小，易于实现组件高速化

（2）缩小整机/组件封装尺寸和重量，一般体积减小1/4，重量减轻1/3

（3）可靠性大大提高:

三：未来方向

在上述文章中我们介绍的所有封装技术，伴随着芯片体积的增加封装出来的产品面积也将会显著增加。那在现有技术条件和有限的空间内，如何进一步提升晶体管的密度?业界想到了让芯片纵向发 展的办法。3D封装技术也因此诞生。3D封装可以通过两种方法实现:封装内的裸片堆叠和封装堆叠

    封装堆叠又可分为封装内的封装堆叠和封装间的封装堆叠。两种方法各有利弊。总体上说:

（1）封装堆叠已经研发出不同的形式，这种封装使得能够堆叠来自不同供应商 和混合集成电路技术的裸片，也允许在堆叠之前进行预烧和检测。

（2）封装堆叠包括翻转一个 已经检测过的封装，并堆叠到一个基底封装上面，后续的互连采用线焊工艺。封装堆叠的装配过程类似于裸片堆叠CSP。封装堆叠在印制板装配的时候需要另外的表面安装堆叠工艺。

（3）因为裸片堆叠CSP在开发Z方向空间(即高度)的同时还保持了其X和Y方向上的元件大小(厚度即使增加也是非常小)，这种封装已经被很多手机应用所接受。裸片堆叠CSP封装的主要缺点在于堆叠中的一层集成电路出现问题，所有堆叠的裸片都将报废，但毫无疑问裸片堆叠能够获得更为紧凑的芯片体积。

就芯片水平来看，二十一世纪的封装技术发展将呈现以下趋势:

(1) 单芯片向多芯片发展;

(2)平面封装(MCMs)向立体封装(三维封装)发展

(3)独立芯片封装向集成封装发展;(4) SOC(system on a chip)和圆片规模集成WSI(wafer scale integration)将是人们致力研究和应用的方向。